РОЗРОБЛЕННЯ МАТЕМАТИЧНОГО СПЕЦОБЧИСЛЮВАЧА НА БАЗІ FPGA ALTERA CYCLONE 3 З ВИКОРИСТАННЯМ ЯДРА NIOS2

R. Diachok, V. Lysiak, Halyna Klym

Анотація


У роботі досліджено та проаналізовано процес розроблення математичного спеціалізованого обчислювача на основі FPGA Altera Cyclone 3 з використанням ядра NIOS2. Основна увага приділена вивченню технічних аспектів проєкту, таких як апаратна архітектура та алгоритмічне забезпечення. Також проаналізовано алгоритми та структурні схеми обчислювача для максимальної оптимізації його роботи та використання ресурсів FPGA.

В процесі дослідження ядра NIOS2 та аналізу можливості реалізації на його основі спеціалізованого обчислювача було розроблено прототип калькулятора, який виконує базові математичні операції. Основному задачею цього дослідження полягала у демонстрації життєздатності концепції спецобчислювача, реалізованого за допомогою мови опису апаратних засобів Verilog, у якому використовується ядро NIOS2 з додатковим функціоналом.

У роботі детально опрацьовані та описані ключові етапи розроблення системи.  Серед цих етапів можна виділити розроблення концепції архітектури спецобчислювача, алгоритму роботи програмного забезпечення, а також взаємодії створеного спецобчислювача з користувачем. Додатково було здійснено моделювання роботи обчислення базових математичних операцій на ядрі NIOS2 для підтвердження концепції та працездатності створеного пристрою.

Під час перевірки реалізований спецобчислювач підтвердив свою працездатність. Як подальший розвиток такого пристрою буде реалізовано обчислення складніших математичних операцій на програмному процесорі NIOS2. Також буде описано обчислювач для певних функції на мові Verilog, що дозволить виконувати відносно стандартні обчислення на програмному процесорі, а складні функції реалізувати апаратно на модулі обчислення імплементованому за допомогою Verilog коду. Такі рішення сприятимуть збільшенню швидкодії, а також нададуть можливість здійснювати обчислення нестандартних виразів, які складно та часозатратно реалізовувати на звичайному комп’ютері.

Загалом, представлені результати сприятимуть подальшому розвитку інноваційних технологій в сфері обчислювальної техніки.

Ключові слова: FPGA, NIOS2, Cyclone 3, Altera.


Повний текст:

PDF (English)

Посилання


  1. Pinto C. F. Development of Altera NIOS II soft-core system to predict total hemoglobin using multivariate analysis / C. F. Pinto, J. S. Parab, M. D. Sequeira, G. M. Naik // Journal of physics: conference series. – 2021. – Vol. 1921(1). – P. 012039.
  2. Meyer-Baese U. Embedded microprocessor system design using FPGAs / U. Meyer-Baese // Berlin/Heidelberg, Germany: Springer. – 2021. – P. 23-45.
  3. Suárez-Gómez A. D. FPGA-based custom ip for quadrature encoders decoding / A. D. Suárez-Gómez, W. J. Pérez-Holguín // Revista Politécnica. – 2020. – Vol. 16(32). – P. 68-76.
  4. Romanov A. Y. The usage of a simple SchoolMIPS Soft-Processor core for teaching students the computer microarchitecture / A. Y. Romanov, S. Zhelnio, L. G. Izmailova, A. E. Ryazanova // International Conference on Quality Management, Transport and Information Security, Information Technologies (IT&QM&IS). - 2022 2022. – P. 382-387.
  5. Savaş G. FPGA-based remote accessible Laboratory Designs / G. Savaş, Z Albayrak // Electronic Letters on Science and Engineering. – 2022. – Vol. 18(1). – P. 21-30.
  6. Mohammed N. Q. Implementation dual parallelism cybersecurity architecture on FPGA / N. Q. Mohammed, A. Amir, M. H. Salih, H. Arrfou, Q. M. Hussein, B. Ahmad // J. Commun. 2022. – Vol. 17(5). – P. 386-392.
  7. Zajic A. Using analog side-channels for malware detection / A. Zajic, M. Prvulovic // Understanding Analog Side Channels Using Cryptography Algorithms. – 2023. – P. 151-209.
  8. Jidin A. Z. FPGA implementation of low-area square root calculator / A. Z. Jidin, T. Sutikno // TELKOMNIKA (Telecommunication Computing Electronics and Control). – 2015. – Vol. 13(4). – P. 1145-1152.
  9. Guerrieri A. Applications enabled by FPGA-based technology / A. Guerrieri, A. Upegui, L. Gantel // Electronics. – 2023. – Vol. 12(15). – P. 3302.
  10. Ren W. The design and implementation of high-speed codec based on FPGA / W. Ren, H. Liu // 10th International Conference on Communication Software and Networks (ICCSN). – 2018. – P. 427-532.
  11. Sikka P. Real time FPGA implementation of a high speed and area optimized Harris corner detection algorithm / P. Sikka, A. R. Asati, C. Shekhar // Microprocessors and Microsystems. – 2021. – Vol. 80. – P. 103514.
  12. Moslehpour S. Design of the Nios II system for the playing of wave files on an Altera DE2 Board / S. Moslehpour, K. Jenab, P. D. Weinsier, B. K. Matcha // International journal of engineering and technology. – 2013. – Vol. 5(3). – P. 361.
  13. Cheng C. B. Implementation of a camera system using Nios II on the Altera DE2-70 board / C. B. Cheng, A. B. Jambek, Indonesian Journal of Electrical Engineering and Computer Science. – 2019. – Vol. 13(1). – P. 513-522.




DOI: http://dx.doi.org/10.30970/eli.26.1

Посилання

  • Поки немає зовнішніх посилань.